OPTICAL DETECTOR

Publication number: JP2004207505

Publication date:

2004-07-22

Inventor:

SUZUKI YASUHIRO; MIZUNO SEIICHIRO

Applicant:

HAMAMATSU PHOTONICS KK

Classification:

~ international: G01J1/44; H01L27

G01J1/44; H01L27/146; H01L31/10; H04N3/15;

G01J1/44; H01L27/146; H01L31/10; H04N3/15; (IPC1-

7): H01L31/10; G01J1/44

~ European:

H01L27/146A4; H01L27/146F5H; H04N3/15E

Application number: JP20020375130 20021225 Priority number(s): JP20020375130 20021225

Also published as:

EP1577955 (A1)
WO2004059748 (A
US2006261254 (A1)
CN1732574 (A)

AU2003292622 (A1

Report a data error he

Abstract of JP2004207505

PROBLEM TO BE SOLVED: To provide an optical detector capable of improving any of dynamic range, S/N ratio, and speed of optical detection.

SOLUTION: A photodiode

PD<SB>m.n</SB>generates the electric charge whose quantity corresponds to the intensity of incident light and stores it in a junction capacity part. An electric charge quantity level discriminating circuit

10<SB>m.n</SB>discriminates the level of quantity of the electric charge stored in the junction capacity part after generated by the photodiode PD<SB>m.n</SB>. An integration circuit 20<SB>m</SB>stores the electric charge

inputted from the photodiode PD<SB>m.n</SB>through a switch


SW1<SB>m.n</SB>in an integrated capacity part 21, with the capacity value of the integrated capacity part 21 set based on the judging result of the electric charge level, and outputs a voltage value V<SB>20</SB>corresponding to the stored

charge quantity. A voltage value

V<SB>inp</SB>which is inputted in the non-inversion input terminal of an amplifier A of the integration circuit 20<SB>m</SB>for a second period when the integrated capacity part 21 of the integration circuit 20<SB>m</SB>accumulates an electric charge is set larger than for a first period when the junction capacity part of the photodiode PD<SB>m.n</SB>accumulates the

electric charge.

COPYRIGHT: (C)2004, JPO&NCIPI



Data supplied from the esp@cenet database - Worldwide

4/6

(19) 日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開2004-207505 (P2004-207505A)

(43) 公開日 平成16年7月22日(2004.7.22)

(51) Int.C1. ⁷	FI		テーマコード(参考
HO1L 31/10	HO1L 31/10	G	2G065
GO1 J 1/44	GO1J 1/44	J	5FO49

審査請求 未請求 請求項の数 7 〇L (全 16 百)

		普 查請水	未請求 請求項の数 7 OL (全 16 頁)
(21) 出願番号 (22) 出願日	特願2002-375130 (P2002-375130) 平成14年12月25日 (2002.12.25)	(71) 出願人	000236436 浜松ホトニクス株式会社 静岡県浜松市市野町1126番地の1
		(74)代理人	100088155
			弁理士 長谷川 芳樹
		(74) 代理人	100089978
			弁理士 塩田 辰也
		(74) 代理人	100092657
			弁理士 寺崎 史朗
		(74) 代理人	100110582
			弁理士 柴田 昌聰
		(72) 発明者	鈴木 保博
			静岡県浜松市市野町1126番地の1
			浜松ホトニクス株式会社内
			最終質に続く


(54) 【発明の名称】光検出装置

(57)【要約】

【課題】光検出のダイナミックレンジ、S/N比および 速度の何れをも向上させることができる光検出装置を提 供する。

【解決手段】フォトダイオードPDm,nは、入射光強度に応じた量の電荷を発生して接合容量部に蓄積する。電荷量レベル判定回路10m,nは、フォトダイオードPDm,nで発生して接合容量部に蓄積されている電荷の量のレベルを判定する。積分回路20mは、この電荷量レベル判定結果に基づいて積分容量部21の容量値が設定され、フォトダイオードPDm,nからスイッチ8W1m,nを経て入力した電荷を積分容量部21に蓄積して、この蓄積電荷量に応じた電圧値V20を出力する。積分回路20mのアンプAの非反転入力端子に入力する電圧値Vinpは、フォトダイオードPDm,nの接合容量部が電荷を蓄積している第1期間より、積分回路20mの積分容量部21が電荷を蓄積している第1期間より、積分回路20mの積分容量部21が電荷を蓄積している第1期間より、積分回路20mの積分容量部21が電荷を蓄積している第1期間より、積分回路20mの積分容量部21が電荷を蓄積している第2期間の方が大きく設定される。

【選択図】 図8



【特許請求の範囲】

【請求項1】

アノード端子とカソード端子との間に逆パイアス電圧が印加され、入射光強度に応じた量の電荷を発生して接合容量部に蓄積するフォトダイオードと、

スイッチを介して入力端が前記フォトダイオードと接続され、前記フォトダイオードの前記接合容量部に蓄積された電荷を前記入力端に入力して、その電荷を積分容量部に蓄積し、この蓄積した電荷の量に応じた電圧値を出力する積分回路と、

前記フォトゲイオードの前記接合容量部が電荷を蓄積している第1期間に前記フォトゲイオードに印加される逆パイアス電圧の値より、前記積分回路の前記積分容量部が電荷を整積している第2期間に前記フォトゲイオードに印加される逆パイアス電圧の値を大きくする逆パイアス電圧変更手段と、

を備えることを特徴とする光検出装置。

【請求項2】

前記積分回路が、第1入力端子、第2入力端子および出力端子を有するアンプを含み、前記第1入力端子と前記出力端子との間に前記積分容量部を有し、

前記逆パイアス電圧変更手段が、前記第1期間と前記第2期間とで、前記アンプの前記第2入力端子に入力する電圧値を変更することで、前記フォトダイオードに印加される逆パイアス電圧の値を変更する、

ことを特徴とする請求項1記載の光検出装置。

【請求項3】

前記フォトダイオードが、第1導電型の第1半導体領域上に第2導電型の第2半導体領域を有し、この第2半導体領域上に第1導電型の第3半導体領域を有し、前記第1半導体領域と前記第2半導体領域とかPn接合を形成しており、前記第2半導体領域と前記第3半導体領域とがPn接合を形成している埋込型のものである、ことを特徴とする請求項1記載の光検出装置。

【請求項4】

前記フォトダイオードが、前記第2半導体領域より不純物濃度が高い第2導電型の第4半導体領域を前記第2半導体領域に接して有しており、入射光強度に応じた量の電荷を前記第4半導体領域より出力する、ことを特徴とする請求項3記載の光検出装置。

【請求項5】

前記フォトダイオードで発生した電荷の量のレベルを判定する電荷量レベル判定回路を更に構え、

前記積分容量部の容量値が可変であって、該容量値が前記電荷量レベル判定回路により判定されたレベルに基づいて設定される、

ことを特徴とする請求項1記載の光検出装置。

【請求項6】

N個(Nは2以上の整数)の前記フォトダイオードに対して1個の前記積分回路が設けられている、ことを特徴とする請求項1記載の光検出装置。

【請求項7】

第1基板上に前記フォトダイオードが設けられ、第2基板上に前記積分回路が設けられていて、前記第1基板と前記第2基板とが互いにパンプ接続されている、ことを特徴とする請求項1記載の光検出装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、フォトダイオードを含む光検出装置に関するものである。

[0002]

【従来の技術】

光検出装置は、 1 個または複数個のフォトダイオードと、アンプおよび積分容量部を含む積分回路とを構えた装置であり、また、さらに以降の倍号処理回路をも備える場合がある

20

30

40

[0003]

【特許文献1】

国際公開第02/12845号パンフレット

[0004]

【発明が解決しようとする課題】

上記のような光検出装置における光検出のダイナミックレンジ、S/N比および速度それ でれは、フォトダイオードの接合容量値に依存しており、それ故に、これらを共に向上さ せることは困難であった。

[0005]

本発明は、上記問題点を解消する為になされたものであり、光検出のダイナミックレンジ、 8 / N 比および速度の何れをも向上させることができる光検出装置を提供することを目的とする。

[0006]

【課題を解決するための手段】

本発明に係る光検出装置は、(1) アノード端子とカソード端子との間に逆パイアス電圧が印加され、入射光強度に応じた量の電荷を発生して接合容量部に蓄積するフォトダイオードと、(2) スイッチを介して入力端がフォトダイオードと接続され、フォトダイオードの接合容量部に蓄積された電荷を入力端に入力して、その電荷を積分容量部に蓄積した電荷の量に応じた電圧値を出力する積分回路と、(3) フォトダイオードの容器積した電荷の量に応じた電圧値を出力する積分回路と、(3) フォトダイオードの容器が電荷を蓄積している第1期間にフォトダイオードに印加される逆パイアス電圧の値を大きくする逆パイアス電圧変更手段と、を備えることを特徴とする。

[0007]

本発明に係る光検出装置によれば、フォトゲイオードと積分回路の入力端との間に設けられたスイッチが開いている期間には、該フォトゲイオードへの光入付いる発生したで、高いカードの接合容量部に蓄積されていたでは、スイッチを経って、ないまで、スイッチを経過を重要に対して、積分回路の積分容量部に蓄積されての積分容量部に蓄積されての積分容量部に蓄積されての積分容量部に基準である。フォトゲイオードの接合容量部が電荷を構造している第2期間に大きにいる第1期間をは、フォトがイオードの接合容量部が電荷を蓄積している第1期間に大きの値は、フォトがイオードの接合容量部が電荷を蓄積している第2期間に大きくなるよう設定は、これにより、この光検出装置は、光検出のゲイナミックレンジ、8/N比および速度の付れをも向上させることができる。

[0008]

本発明に係る光検出装置は、(1) 積分回路が、第1入力端子、第2入力端子および出力端子を有するアンプを含み、第1入力端子と出力端子との間に積分容量部を有し、(2) 逆パイアス電圧変更手段が、第1期間と第2期間とで、アンプの第2入力端子に入力する電圧値を変更することで、フォトダイオートに印加される逆パイアス電圧の値を変更するのが

10

20

ያለ

40

好適である。この場合には、アンプの第1入力端子と第2入力端子とは、イマジナリショートの関係にあり、各々の電位が互りに等しい。したがって、アンプの第2入力端子に入力する電圧値を変更することで、フォトダイオードに印加される逆パイアス電圧の値を変更することができる。

[0009]

本発明に係る光検出装置は、フォトダイオードが、第1等電型の第2半導体領域を有し、この第2半導体領域と形質を第1等車型の第2半導体領域と第2半導体領域とかりの第2半導体領域と第2半導体領域とかりのものである。第2半導体領域とかりのものである。第2半導体領域とかりのものである。第2半導体領域とかりのものである。第2半導体領域に対しており、大力を通過である。では、カークを通過である。このようにこれが、カークを通過である。このようにこのようにこのまた、フォトダイオードがの発生が抑制である。このようにころがでも光検出のよくによりの発生が抑量である。このようにころがでは、フォトダイオードのの発生が抑量である。なが、第2等電型のうちー方は「型を意味したを発展にする。なが、第1等電型がよび第2等電型のうちー方は「型を意味した意味」を表による。

[0010]

[0011]

本発明に係る光検出装置は、N個(Nは2以上の整数)のフォトダイオードに対して1個の積分回路が設けられているのが好適である。また、第1基板上にフォトダイオードが設けられ、第2基板上に積分回路が設けられていて、第1基板と第2基板とが互いにパンプ接続されているのが好適である。この場合には、第1基板および第2基板されでれば、最適の製造プロセスで製造することが可能であり、集積度を向上する上で好ましい。

[0012]

【発明の実施の形態】

以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。 【0018】

10

20

30

40

ッチ8W8mおよびスイッチ8W4mを構えている。ここで、Mは1以上の整数であり、Nは2以上の整数であり、mは1以上M以下の各整数であり、また、以下に現れるnは1以上N以下の各整数である。

[0014]

各フォトダイオード P D m . n は、アノード端子とカソード端子との間に逆パイアス電圧が印加され、入射光強度に応じた量の電荷 Q を発生して接合容量部に蓄積するものである。スイッチ S W 1 m . n は、フォトダイオード P D m . n に対応して該フォトダイオード P D m . n と積分回路 2 0 m の入力端との間に設けられ、電気的に開閉が可能である。

[0015]

電荷量レベル判定回路 $10_{n,n}$ は、フォトダイオード $PD_{n,n}$ に対応して設けられており、該フォトダイオード $PD_{n,n}$ で発生して接合容量部に蓄積されている電荷 Q の量のレベルを判定し、そのレベル判定結果を示すレベル信号 Level を出力する。スイッチ S W $2_{n,n}$ は、電荷量レベル判定回路 $10_{n,n}$ に対応して該電荷量レベル判定回路 $10_{n,n}$ と積分回路 $20_{n,n}$ との間に設けられ、電気的に開閉が可能である。なお、レベル信号 Level は、1 ピットまたは複数 ピットのデジタル信号であり、スイッチ S W $2_{n,n}$ は、このピット数分のスイッチを含む。

[0016]

[0017]

[0018]

制御回路 50 は、光検出装置 10 全体の動作を制御するものである。特に、制御回路 50 は、各スイッチ 8 W $1_{m,n}$ および各スイッチ 8 W $2_{m,n}$ せれぞれの開閉を制御する。具体的には、制御回路 50 は、各フォトゲイオード P D m,n について、対応するスイッチ 8 W $2_{m,n}$ を閉じ、対応する 電荷量レベル判定回路 $10_{m,n}$ より出力されたレベル信号 $10_{m,n}$ を閉じ、対応する スイッチ $10_{m,n}$ を閉じて、積分回路 $10_{m,n}$ で開じて、積分回路 $10_{m,n}$ で開始させる。また、制御回路 $10_{m,n}$ を閉じて、積分回路 $10_{m,n}$ であける 積分動作を開始させる。また、制御回路 $10_{m,n}$ を閉じて、積分回路 $10_{m,n}$ である $10_{m,n}$ を開始させる。また、制御回路 $10_{m,n}$ を開かる $10_{m,n}$ を表し、制御回路 $10_{m,n}$ を表し、対応は、制御回路 $10_{m,n}$ を表し、対応する $10_{m,n}$ を表し、対応は、制御回路 $10_{m,n}$ を表し、対応は、制御信号の図示が省略 $10_{m,n}$ では、制御回路 $10_{m,n}$ では、制御信号の図示が省略 $10_{m,n}$ では、制御の路 $10_{m,n}$ では、制御信号の図示が出

[0019]

図 8 は、本実施形態に係る光検出装置1に含まれる電荷量レベル判定回路10 $_{n,n}$ および積分回路20 $_{n}$ の回路図である。なお、この図には、第 $mユニット U_n$ 内の第nフォトダイオード P $D_{n,n}$ に対応する部分のみが示されている。

[0020]

10

20

30

電荷量レベル判定回路10 $_{\text{II.n}}$ は、8つの比較器11~18および制御部14を有している。比較器11~18七れぞれの非反転入力端子は、フォトダイオードPD $_{\text{II.n}}$ ののカソード端子とスイッチSW1 $_{\text{II.n}}$ との接続点に接続されている。比較器11の反転入力端子には基準電圧値 V_{ref2} が入力し、比較器12の反転入力端子には基準電圧値 V_{ref2} が入力している。そして、比較器11~18 せれぞれは、非反転入力端子および反転入力端子それぞれに入力する電圧値を大小比較して、その比較結果を表す信号を制御部14へ出力する。制御部14は、比較器11~18 せれぞれより出力された信号を入力して、積分回路20 $_{\text{II.n}}$ の積分容量部の容量値を設定する為の8ピットのレベル信号Levelを出力する。

[0021]

ここで、基準電圧値 V_{ref1} ~ V_{ref8}は

 $V_{refi} = V_{sat} / 2 \qquad (1a)$

 $V_{ref2} = V_{sat} / 4 \tag{1b}$

 $V_{ref8} = V_{sat} / 8 \tag{1c}$

なる関係式を満たす。 V_{sut} は一定値である。 0 たがって、 3 つの比較器 1 1 \sim 1 3 は、フォトダイオード P $D_{\text{m.n}}$ のカソード端子の電位 V_{PJ} が、

 $V_{PD} < V_{sat} / 8 \qquad (2a)$

 $V_{sat} / 8 \le V_{PD} < V_{sat} / 4 \tag{2b}$

 $V_{sat} / 4 \le V_{PD} < V_{sat} / 2 \tag{2c}$

 $V_{sat} / 2 \le V_{PB}$ (2d)

のうちの何れの範囲にあるかを判定することができる。 制御部 1 4 より出力されるレベル信号 Levelは、電位 V_{PD} が上記 (2α) 式 \sim (2d)式の何れの範囲にあるかを示すものである。 【 0 0 2 2 】

積分回路 20_R は、アンプA、容量素子 $C_0 \sim C_3$ およびスイッチ $8W_0 \sim 8W_3$ を有している。アンプAのような、非反転入力端子、反転入力端子および出力端子を有している。アンプAの非反転入力端子とは、イマジナリショートの関係にあり、各々の電位を可能に等しい。アンプAの非反転入力端子は電圧値 V_{1nP} を入力する。この電圧値 V_{1nP} は、カリンプAの非反転入力端子は電圧値 V_{1nP} を入力する。この電圧値 V_{1nP} は、第 1 定電圧源からの一定電圧値 V_{1nP} は、第 1 定電圧源からの一定電圧値 V_{1nP} の何れか一方が選択されてアンプAの非反転入力端子に入力する。アンプAの反転入力端子は、スイッチ $8W_1$ ボード PD_{1nP} ののカソード端子に接続されている。アンプAの出力端子は、スイッチ $8W_3$ がよび容量素子 0 に接続されたスイッチ 0 を 0 に接続されたスイッチ 0 を 0 を 0 に接続されたスイッチ 0 を 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 に 0 を 0 を 0 に 0 を 0 に 0 を 0 を 0 に 0 を 0 に 0 を 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 の 0 に 0 に 0 の 0 に 0 に 0 に 0 の 0 に 0 に 0 の 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に 0 に

[0023]

容量素子 $C_0 \sim C_3$ およひスイッチ $SW_1 \sim SW_3$ は、容量値が可変の積分容量部 2 1 を構成している。すなわち、スイッチ $SW_1 \sim SW_3$ せれぞれは、電荷量レベル判定回路 1 $0_{n,n}$ の制御部 1 4 より出力されスイッチ SW_2 $1_{n,n}$ を経て入力したレベル信号 Level に基づいて開閉し、この開閉状態に応じて積分容量部 2 1 の容量値が定まる。ここで、容量素子 C_0 $\sim C_3$ せれぞれの容量値は、

 $C_0 = C \qquad (3a)$

 $C_1 = C \tag{3b}$

 $C_2 = 2 C \qquad (3c)$

 $C_3 = 4 C$ (3d)

なる関係式を満たす。Cは一定値である。

[0024]

積分容量部 2 1 は、レベル信号Levelに基づいて、つまり、 8 つの比較器 1 1 \sim 1 8 により判定されたフォトゲイオード P $D_{m,n}$ のカソード端子の電位 V_{PD} に応じて、以下のように、スイッチ 8 W_1 \sim 8 W_3 それぞれの開閉が設定されることで、容量値が設定される。す

10

20

30

40

20

30

50

 $V_{sat}/2 \le V_{20} < V_{sat} \tag{4}$

なる範囲にある。

[0025]

やして、A/D 変換回路 80 は、各ユニット U_n の積分回路 20_n の出力端より出力されてスイッチ 8 W 3_n を経て順次に到達した電圧値 V_{20} を入力して、この電圧値 V_{20} を A / D 変換 回路 80 に入力する電圧値 V_{20} に応じたデジタル値を出力する。このとき、A / D 変換回路 80 に入力する電圧値 V_{20} は常に上記 (4) 式の範囲内にあるから、A / D 変換回路 80 は、電圧値 V_{20} を A / D 変換する際に、出力するデジタル値の全ピットを有効に利用することができる。

[0026]

シフト回路40は、A/D交換回路80から出力されたデジタル値を入力するとともに、 電荷量レベル判定回路10m、1~↑0m、x それぞれから出力されたレベル信号Levelを順次 に入力して、このレベル信号Levelに応じてデジタル値のピットをシフトして、このピッ トをシフトしたデジタル値を出力する。すなわち、A/D変換回路30から出力されるデ ジタル値がKピット(Kは2以上の整数)のデジタル値(D_{K-1} , D_{K-2} , D_{1} , D_{0})であ るとしたとき、シフト回路40は(K+8)ピットのデジタル値を出力する。シフト回路4 O は、電位 V P D が上記 (2α)式の範囲にあることをレベル信号 Levelが示している場合には 、入力したデジタル値をピットシフトすることなく、(K+3)ピットのデジタル値(0. 0.0.D_{K 1}.D_{K 2}. D₁.D₀) を出力する。電位 V_{PD}が上記(2b)式の範囲にあることを レペル信号Levelが示している場合には、入力したデジタル値を1ピット分だけ上位にシ フトして、(K+3)ピットのデジタル値(0.0. D_{K-1} , D_{K-2} , D_{-1} , D_{-0} , 0)を出力する 。電位VPDが上記(2c)式の範囲にあることをレベル信号Levelが示している場合には、入 カしたデジタル値を 2 ピット分だけ上位にシフトして、(K + 8)ピットのデジタル値(0 , D_{r 1}, D_{r 2}, D₁, D₀, 0, 0) を出力する。また、電位V_{PD} が上記(2d)式の範囲にある ことをレベル信号Levelが示している場合には、入力したデジタル値を3ピット分だけ上 位にシフトして、(K + 8)ピットのデジタル値($D_{K-1},D_{K-2},\quad D_{1},D_{0},0,0,0$)を出 力する。

[0027]

[0028]

時刻 $t_{n-1,2}$ から時刻 t_{n-1} までの期間内に、各ユニット U_n におりて、N個のスイッチS $W \ 2_{n,1} \sim S \ W \ 2_{n,n-1}$ のうちの第(n-1) 番目のスイッチS $W \ 2_{n,n-1}$ のみが閉じて、第(n-1)

-1) 番目の電荷量レベル判定回路 $10_{n,n-1}$ の制御部 14 より出力されたレベル信号 Leve lが積分回路 20_n に入力して、このレベル信号に基づいて積分回路 20_n の積分容量部 21 の容量値が設定される。この 2 きのレベル信号は、時刻 20_n に 2 において電荷量レベル判定回路 10_n の 3 つの比較器 11 ~ 18 により判定されて制御部 14 により保持されたフォトゲイオード 20_n のカソード端子の電位 20_n のレベルを示すものである。また、積分回路 20_n のスイッチ 20_n が時刻 20_n のスイッチ 20_n が時刻 20_n が 月 の でのスイッチ 20_n が 明化される。電圧値 20_n が 初期化される。

[0029]

時刻 $t_{n,1}$ から時刻 $t_{n,2}$ までの期間に、各ユニット U_m において、N 個のスイッチ $SW1_m$ 、 $1\sim SW1_m$ 、N のうちの第れ番目のスイッチ $SW1_m$ のみが閉じ、積分回路 20_m のスイッチ $SW1_m$ ののかが開いてあり、積分回路 20_m の積分動作が行なわれる。このとき積分回路 20_m より出力される電圧値 V_{20} は、N 個のフォトダイオード $PD_{m,1}\sim PD_{m,n}$ のうち第 N 目のフォトダイオード $PD_{m,n}$ より出力されて積分容量部 21 に蓄積された電荷の量および積分容量部 21 の容量値に応じたものである。

10

[0030]

また、この時刻 t_{n-1} から時刻 t_{n-2} までの期間に、M個のスイッチ S W S_n が順次に閉じる、M個のスイッチ S W 4_n が順次に閉じる。 せして、M個のユニット $U_1 \sim U_M$ から順次に出力された電圧値 V_{20} は、A Z D 変換回路 S O によりデジタル値に変換され、このデジタル値は、M個のユニット $U_1 \sim U_M$ から順次に出力されたレベル信号 Level に応じて、シフト回路 Z O によりビットシフトされて出力される。この Z をシフト回路 Z O より順次に出力されるデジタル値は、M個のユニット Z U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U Z C U

20

[0031]

[0032]

30

時刻 t_{α} 以前には、スイッチSW 1_{n-n} が開いており、積分回路 2.0_n のスイッチSW 0.0 も開いている。また、積分回路 2.0_n のアンプムの非反転入力端子に入力する電圧値 $V_{1,n-n}$ は低電圧値 $V_{1,0}$ とされている。

[0034]

時刻 t_a に積分回路 20_n のスイッチ $8W_0$ が閉じて、積分回路 20_n からの出力電圧値 V_{20} が初期 化 される。また、時刻 t_a から時刻 t_b までの期間に、積分回路 20_n のアンプムの非反転入力端子に入力する電圧値 V_{inp} は、低電圧値 V_{2} から高電圧値 V_{H} へ変化する。 【 0035】

40

時刻 t_b に積分回路 20_n のスイッチ $8W_0$ が R いて、積分回路 20_n は電荷蓄積動作が可能な状態となる。 やして、時刻 t_c にスイッチ $8W1_{n,n}$ が閉じると、それまでにフォトダイオード $PD_{n,n}$ の接合容量部に蓄積されていた電荷は、スイッチ $8W1_{n,n}$ を経て積分回路 20_n に入力して、積分回路 20_n の積分容量部 21 に蓄積され、この積分容量部 21 に蓄積され、この積分容量部 21 に蓄積された電荷の量に応じた電圧値 V_{20} が積分回路 20_n が5 出力される。

[0036]

時刻tdに積分回路20mのスイッチSWoが閉じて、積分回路20mにおける電荷蓄積動作が終了し、積分回路20mからの出力電圧値V20が初期化される。また、時刻tdがより時刻

[0037]

以上のように、本実施形態に係る光検出装置1では、フォトダイオードPD $_{n,n}$ の接合容量部が電荷を蓄積している第1期間(時刻 t_a 以前、時刻 t_e 以後)に、積分回路20 $_n$ のアンプAの非反転入力端子に電圧値 V_{inp} として低電圧値 V_L が入力され、一方、積分回路20 $_n$ の務分容量部21が電荷を蓄積している第2期間(時刻 t_c ~ t_d)に、積分回路20 $_n$ のアンプAの非反転入力端子に電圧値 V_{inp} として高電圧値 V_R が入力される。また、図6に示されるように、フォトダイオードの逆パイアス電圧値が大きいほど、フォトダイオードの接合容量値は小さい。したがって、第1期間と比べて、第2期間の方が、フォトダイオードPD $_n$ の接合容量値は小さくなる。すなわち、積分回路20 $_n$ のアンプAの非反転入力端子に入力する電圧値 V_{inp} を変更する手段は逆パイアス電圧変更手段として作用する。

[0038]

また、本実施形態に係る光検出装置1では、各フォトダイオードPDm,n に対して電荷量レベル判定回路10m,n が設けられていることにより、該フォトダイオードPDm,n より出力される電荷の量に応じた適切な容量値が積分回路20mの積分容量部21に設定されるので、各々のフォトダイオード毎(すなわち、1画面における画素毎)の入射光強度検出のダイナミックレンジが拡大され得る。また、各フォトダイオードPDm,n に対して電荷量レベル判定回路10m,n が1対1に設けられていることにより、積分回路20m の積分容量部21の容量値が迅速に設定され、高速に入射光強度が検出され得る。また、個々の電荷量レベル判定回路10m,n は、電荷量レベルの判定に際し、高速処理を要しないから、消費電力が小さくて済む。

[0040]

次に、本実施形態に係る光検出装置1の実装形態について、図7~図10を用いて説明する。図7は、本実施形態に係る光検出装置1における第1基板100および第2基板200の配置関係を示す斜視図である。この図に示されるように、光検出装置1は、第1基板100上には、光検出装置1は、第1基板100上には、M×N個のフォトゲイオードPD1.1~PDK.NがM行N列に配列されている。または、第2基板200上には、M×N個の電荷量レベル判定回路101.1~10 $_{\text{N.N.}}$ 、M個のスイッチ8W2 $_{\text{N.N.}}$ 、M個のスイッチ8W2 $_{\text{N.N.}}$ 、M個のスイッチ8W2 $_{\text{N.N.}}$ 、M個のスイッチ8W2 $_{\text{N.N.}}$ 、M個のスイッチ8W4 $_{\text{N.N.}}$ 、Mののスイッチ8W3 $_{\text{N.N.}}$ Mののスイッチ8W4 $_{\text{N.N.}}$ Cの図に示されるように、されでれの基板が光の入射方向に重なるように積層されて、この図に示されるように、されでれの基板が光の入射方向に重なるように積層を大たで実装されている。第1基板100上の各フォトダイオードPDm.nのカソード電極と、第2基板200上のスイッチ8W1 $_{\text{N.N.}}$ および電荷量レベル判定回路10 $_{\text{N.N.}}$ となっして電気的に接続されている。

10

20

30

20

30

40

50

[0041]

図8は、本実施形態に係る光検出装置1における第1基板100および第2基板200の断面の1例を示す図である。なお、この図において、左右方向に基本パターンが繰り返されて示されているので、以下では1つの基本パターンについてのみ説明する。 【0042】

第1基板100は、N型半導体基板の第1面(図で上側の面)上に、該N型基板とともにPn接合を形成してフォトタイオードPDを構成するP*領域1112、アイソレーション領域としてのN*領域112とが形成されている。また、第1基板100は、N型半導体基板の第2面(図で下側の面)上に、ボンディングパッド124とオーミック接続を形成するN*型不純物層121と、表面を保護するための絶縁性の保護層122と、保護層122を貫通してN*型不純物層121と電気的に接続されるボンディングパッド124とが形成されている。さらに、第1基板100は、第1面と第2面との固を貫通する質通孔が設けられ、その貫通孔内には、内壁に形成された絶縁物層を介して貫通電極131が設けられ、その貫通孔内には、内壁に形成された絶縁物層を介して貫通電極131が設けられている。さして、第1基板100の第1面側においてP*領域111と貫通電極131とを電気的に接続する金属配線113が絶縁膜114上に形成され、また、第2面側において貫通電極131と電気的に接続する金属配線113が絶縁膜114上に形成され、また、第2面側において貫通電極131と電気的に接続する大力でパッド123が形成されている。

[0048]

第2基板200は、半導体基板の第1面(図で上側の面)上に、スイッチ8W1の第1端と電気的に接続されたボンディングパッド223、及び、接地電位に電気的に接続されたボンディングパッド223とはアンプムを表示といる。そして、第1基板100のボンディングパッド223とはアンプム23により互()に接続されており、また、第1基板100のボンディングパッド124と第2基板200のボンディングパッド224とはアンプム24により互()に接続されている。第1基板100と第2基板200との間の間隙は樹脂により充填されている。

また、第1基板100の第1面の側には、シンチレータ510および遮蔽材520か配置されている。シンチレータ510は、第1基板100のP⁺領域111の上方に設けられ、X線等のエネル中線が入射することによりシンチレーション光を発生するものである。遮蔽版520は、第1基板100のn⁺領域112の上方に設けられ、X線等のエネル中線の透過を阻止するとともに、シンチレータ510を固定するものである。

[0045]

この図 8 に示される構成では、 X 線等のエネルギ線がシンチレータ 5 1 0 に入射すると、 そのシンチレータ 5 1 0 よりシンチレーション光が発生する。 さらに、 そのシンチレーション光が第 1 基板 1 0 0 の P * 領域 1 1 1 に入射すると、 P n 接合部において電荷が発生する。 その電荷は、 金属配線 1 1 3 、 貫通電極 1 3 1 、 ポンディングパッド 1 2 3 、 パンプ 4 2 3 および 第 2 基板 2 0 0 のポンディングパッド 2 2 3 を経て、 第 2 基板 2 0 0 上に 形成されているスイッチ 8 W 1 を経て積分回路 2 0 の入力端に入力する。 【 0 0 4 8 】

図9は、本実施形態に係る光検出装置1における第1基板100および第2基板200の断面の他の例を示す図である。なお、この図においても、左右方向に基本パターンが繰り返されて示されているので、以下では1つの基本パターンについてのみ説明する。 【0047】

第1基板100は、n型半導体基板の第1面(図で上側の面)上に、電荷再結合を防止するためのn⁺型アキュムレーション層151と、表面を保護するための絶縁性の保護層152とが形成されている。第1基板100は、n型半導体基板の第2面(図で下側の面)上に、該n型基板とともにPn接合を形成してフェトダイオードPDを構成するP⁺領域161が形成され、アイソレーション領域としてのn⁺領域162が形成され、これらの上に保護層163が形成されている。また、第1基板100の第2面には、P⁺領域161と電気的に接続されたボンディングパッド164と、n⁺領域162と電気的に接続さ

れたボンディングパッド165とが形成されている。

[0048]

第2基板200は、半導体基板の第1面(図で上側の面)上に、スイッチSW1の第1端と電気的に接続されたボンディングパッド264およびボンディングパッド265が形成されている。そして、第1基板100のボンディングパッド164と、第2基板200のボンディングパッド264とは、パンプ464により互いに接続されている。第1基板1000ボンディングパッド265とは、パンプ465により互いに接続されている。第1基板100と第2基板200との間の間隙は樹脂により充填されている。

[0049]

また、第1基板100の第1回の側には、シンチレータ510および遮蔽材520が配置されている。シンチレータ510は、第1基板100の P^+ 領域161の上方に設けられ、 X線等のエネルギ線が入射することによりシンチレーション光を発生するものである。 遮蔽版520は、第1基板100の P^+ 領域162の上方に設けられ、 X線等のエネルギ線の透過を阻止するとともに、シンチレータ510を固定するものである。また、第1基板100は、 P^+ 領域161が形成された部分において、第1面側が研削されて、厚みが薄くされている。

[0050]

この図9に示される構成では、 X 線等のエネル半線がシンチレータ 5 1 0 に入射すると、 そのシンチレータ 5 1 0 よりシンチレーション光が発生する。 さらに、そのシンチレーション光が第1 基板 1 0 0 を透過して P [†] 領域 1 6 1 に入射すると、 P n 接合部において電荷が発生する。 その電荷は、ホンディングバッド 1 6 4、パンプ 4 6 4 および 第 2 基板 2 0 0 のポンディングバッド 2 6 4 を経て、 第 2 基板 2 0 0 上に形成されているスイッチ 8 W 1 を経て積分回路 2 0 の入力端に入力する。

[0051]

以上のように構成される本実施形態に係る光検出装置1は、以下のような効果を奏することができる。すなわち、各フォトダイオードPDm.n.から積分回路20mの入力端へ至るまでの電荷移動経路が短くなって、その経路上の配線における寄生容量が小さくなり、それな、積分回路20mが5出力される電圧値に含まれる雑音が小さく、正確な光検出をすることが可能となる。また、第1基板100上には積分回路20mなどの信号処理の為の回路が設けられていないので、回素数の増加や高密度化が可能である。また、第1基板100より第2基板200を小さくすることが容易となり、複数の光検出装置1を配列するほとができる。また、フォトダイオードが設けられている各々の第1基板100を極めて接近させて配列することができる。また、フォトダイオードアレイが形成される第1基板100と、積分回路10mなどの信号処理回路が形成される第2基板200とで、最適な製造プロセスを採用することができるので、この点でも好ましい。

[0052]

以上に説明した図 8 および図 9 では各フォトダイオードは通常の構成のものであったが、図 1 0 に示されるように埋込型のフォトダイオードであるのも好適である。

[0053]

図10(α)に断面構成が示された埋込型フォトダイオードは、P領域141と、このP領域141の上のN領域142と、このN領域142の上の P^+ 領域143とを有している。P領域141とN領域142とはPN接合を形成しており、N領域142と P^+ 領域148ともPN接合を形成している。N領域142は金属配線118と電気的に接続されている。

[0054]

図10(b)に断面構成が示された埋込型フォトダイオードは、P領域141と、このP領域141の上の n 領域142と、この n 領域142の上の p^+ 領域148と、 n 領域142と接する n^+ 領域144とを有している。 P領域141と n 領域142とは p n 接合を形成しており、 n 領域142と p^+ 領域148とも p n 接合を形成している。 n

10

20

80

40

[0055]

このようにフォトダイオードが埋込型のものである場合には、リーク電流の発生が抑制されるので、この点でも光検出のS/N比向上に有効である。また、積分回路20mの積分容量部21が電荷を蓄積している第2期間に、フォトダイオードの逆パイアス電圧を大きくすることで、Pn接合面付近に発生する空乏層が完全なものとなるので、フォトダイオードの接合容量値を殆ど零にすることができ、したがって、この点でも、光検出のS/N比向上あよび高速化に有効である。

[0056]

本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、例えば、第1基板100 および第2 基板200 されぞれの断面構造は、図8 および図9 やれぞれに示されたものに限定されない。また、第2 基板200 上には、更に他の回路が設けられていてもよい。また、電荷量レベル判定回路10mmにおいて電荷量レベルを判定する為の 値の個数は任意であり、この個数に応じて、積分回路20mの積分容量部が有し得る容量値の場合の数が定まる。

[0057]

【発明の効果】

以上、詳細に説明したとおり、本発明によれば、フォトダイオードに印加される逆パイアス電圧の値は、フォトダイオードの接合容量部が電荷を蓄積している第1期間より、積分回路の積分容量部が電荷を蓄積している第2期間に大きくなるよう設定される。これにより、この光検出装置は、光検出のダイナミックレンジ、S/N比および速度の何れをも向上させることができる。

【図面の簡単な説明】

- 【図1】本実施形態に係る光検出装置1の全体構成図である。
- 【図2】本実施形態に係る光検出装置1の一部構成図である。
- 【図3】本実施形態に係る光検出装置1に含まれる電荷量レベル判定回路10mm, および積分回路20mの回路図である。
- 【図4】本実施形態に係る光検出装置1の動作を説明するタイミングチャートである。
- 【図 5 】本実施形態に係る光検出装置1の動作を更に詳細に説明するタイミングチャートである。
- 【図6】フォトダイオードの逆パイアス電圧値と接合容量値との関係を示すグラフである

【図7】本実施形態に係る光検出装置1における第1基板100および第2基板200の配置関係を示す斜視図である。

【図8】本実施形態に係る光検出装置1における第1基板100および第2基板200の 断面の1例を示す図である。

【図9】本実施形態に係る光検出装置1における第1基板100および第2基板200の断面の他の例を示す図である。

【図10】埋込型フォトゲイオードの説明図である。

【符号の説明】


1 光検出装置、10 電荷量レベル判定回路、20 積分回路、30 A/D変換回路、40 シフト回路、50 制御回路、A アンプ、C 容量素子、PD フォトダイオード、SW、SW1、SW2、SW3、SW4 スイッチ。

10


20

30


【図 1 】




[22]




[23]




[図4]




[図5]




[2]6]




[図7]




[28]




[29]



[図10]





フロントページの続き

(72)発明者 水野 誠一郎